崗位職責(zé):
1.負(fù)責(zé)FPGA項(xiàng)目的邏輯設(shè)計(jì)、代碼實(shí)現(xiàn)、功能仿真與板級(jí)調(diào)試工作,確保設(shè)計(jì)滿足性能、功耗與可靠性要求。
2.參與系統(tǒng)方案論證,完成FPGA與外圍芯片的協(xié)同設(shè)計(jì)、接口定義及時(shí)序分析。
3.與算法團(tuán)隊(duì)緊密協(xié)作,實(shí)現(xiàn)基于Python/C++等語(yǔ)言的算法模型向FPGA的硬件移植、優(yōu)化與加速。
4.運(yùn)用Python等腳本語(yǔ)言開(kāi)發(fā)或維護(hù)自動(dòng)化設(shè)計(jì)、驗(yàn)證及測(cè)試流程,提升開(kāi)發(fā)效率。
任職要求:
1.電子工程、微電子、通信工程、計(jì)算機(jī)等相關(guān)專業(yè)本科及以上學(xué)歷。
2.具備3年以上FPGA開(kāi)發(fā)經(jīng)驗(yàn),有通信、音視頻處理、工業(yè)控制、人工智能加速等相關(guān)行業(yè)項(xiàng)目經(jīng)驗(yàn)者優(yōu)先。
3.精通Verilog/VHDL等硬件描述語(yǔ)言,熟悉FPGA開(kāi)發(fā)全流程及Vivado/Quartus等主流EDA工具。
4.具備與ASIC/SoC芯片進(jìn)行協(xié)同設(shè)計(jì)或原型驗(yàn)證的實(shí)際項(xiàng)目經(jīng)驗(yàn)。
5.具有將高級(jí)語(yǔ)言(如Python/C++)所描述的算法轉(zhuǎn)換為高效硬件實(shí)現(xiàn)的能力,熟悉數(shù)字信號(hào)處理(DSP)基本流程者優(yōu)先。
6.熟悉AXI、DDR、PCIe等常用接口協(xié)議,具備相關(guān)的開(kāi)發(fā)與調(diào)試經(jīng)驗(yàn)。
7.具備良好的團(tuán)隊(duì)協(xié)作精神、溝通能力和文檔撰寫(xiě)能力。